IEEE 1588 FPGA IP核

IP内核模块支持IEEE1588-2008标准的时钟
同步精度高

对于本地实时时钟与主时钟之间的时钟调整，它是必要的，以提供IEEE1588的非常准确的时间戳记的电报。如果使用的CPU有没有IEEE1588的支持，就必须使用软件的时间的冲压或使用外部IEEE1588实时时钟（RTC）的时间冲压单元（TSU）。如果由软件生成的时间戳记，时钟同步是从几个10微秒的范围内以毫秒为单位。

如果在硬件中完成（FPGA）的精度的时间标记产生对应到FPGA间期的时钟，这是依赖于频率范围在20-50纳秒。因此，一个两位数的纳秒级的主从时钟之间的时钟同步是可能的。使用触发单元，数字输入信号的变化可以拍摄的时间顺序完全通过时间戳记。此外，它可以以产生数字输出信号，在该起始时间和频率可以被指定完全相同。IEEE1588 IP核心用于：








 

• 如果使用一个FPGA内部软如Altera的NIOS CPU，
  运行IEEE1588协议的软件（IEEE1588设备为一体的芯片解决方案）
• 与外部CPU运行的IEEE1588协议
  软件和应用软件的使用

• 通过软件的实时时钟设置和调整
• 通过外部输入信号的触发单元的时间戳
• 触发的外部输出信号的基础上
  可配置定时器
• GMII接口传入和传出的同步报文检测（MII和RMII接口转换器，用于包括在供货范围内）
• 支持IEEE1588第1版（IEEE1588-2002）和2（IEEE1588-2008）
• 在时间标记的IPv4，IPv6和IEEE 802.3（第2层）的消息。可以激活的FPGA设计和软件的支持。
• 标准的地址/数据总线接口
• 缓冲存储器的消息分配，包括时间戳和其他信息。的中断产生的可能性
• 可变的外部时钟频率可能
• 时钟精度测量产生的外部PPS信号

• Altera的巨型核心（证照齐全的OpenCore +）
• 加密的VHDL代码
• 设备驱动程序和演示应用程序在C
• IXXAT工业以太网模块的参考设计 
• 手册
• 快速入门指南
• 自交付之日起45天的技术支持

• 数量的逻辑元件（Altera的）：约2000
• 精度：
  + / - 150纳秒（外部时钟频率为50MHz）
  + / - 75 ns（80 MHz的外部时钟时）
• 加密Altera FPGA的IP核

• 免费更新和故障排除
• 技术支持